Requested Patent

JP63128736

Title:

SEMICONDUCTOR ELEMENT

Abstracted Patent

JP63128736

Publication Date:

1988-06-01

inventor(s):

NISHIMURA YOSHIRO

Applicant(s):

OLYMPUS OPTICAL CO LTD

Application Number:

JP19860274173 19861119

Priority Number(s):

IPC Classification:

H01L23/04; H01L23/28; H01L23/32; H01L23/52; H01L25/08

Equivalents:

ABSTRACT:

PURPOSE:To dispose a plurality of semiconductor chips in three dimensions on a loading substrate and to decrease a required area per one chip so that chip board composition of high mounting density can be realized, by fixing a first semiconductor chip on a loading substrate and disposing a second semiconductor chip in three dimensions on the first semiconductor chip and connecting the respective semiconductor chips with respective conductive patterns on the loading substrate and sealing the respective semiconductor chips.

CONSTITUTION:A first semiconductor chip 2 is fixed on a loading substrate 1, which consists of ceramics and glass-epoxy resin and the like, by die bonding. Bonding pads of the chip 2 are connected with conductive patterns, which are formed on the loading substrate 1, by the use of bonding wires 3, and next a cap 4 is put and sticked on the substrate 1 so as to seal the substrate 1. Bonding pads of a second semiconductor chip 5 fixed on the cap 4 are connected with the conductive patterns on the substrate 1 by the use of bonding wires 6. Sealing resin of a polyimide group is potted to entirely seal the cap 4, which seals the first semiconductor chip 2, and the second semiconductor chip 5 mounted on the cap 4.

	•

19日本国特許庁(JP)

10 特許出願公開

砂公開特許公報(A)

昭63-128736

@Int.Cl.4

學認思鐵

厅内整理番号

母公開 昭和63年(1988)6月1日

H 01 L 23/04 23/28

23/28 23/32 23/52 25/08 Z-6835-5F Z-6835-5F E-8728-5F

8728-5F Z-7638-5F

審査請求 未請求 発明の数 1 (全4頁)

母発明の名称 半導体素子

②特 顧 昭61-274173

母出 顧 昭61(1986)11月19日

伊 明 者 西 村

の出

芳 郎

東京都改谷区幡ケ谷2丁目43番2号 オリンパス光学工業 株式会社内

.

オリンパス光学工業株

東京都渋谷区幡ケ谷2丁目43番2号

式会社

砂代 理 人 弁理士 最上 健治

穷福書

1. 発明の名称

半写体常子

2. 特許請求の範囲

接取基板に第1の半導体チップをダイボンドにより図着し、20第1の半導体チップ上に第2の準導体チップを立体的に配置して、各半導体チップをそれぞれ搭載基板上の暴電パターンに接続すると共に、各半導体チップを対止したことを特徴とする半導体素子。

3. 免明の詳細な説明

(産業上の利用分野)

この発明は、半導体チップを装電器板上に接続 固定してなる、チップオンボード構成の半導体素 子に関する。

(従来の技術)

従来のチップオンボード(C.O.B)構成の単導体電子は、第8回の、のに示すように、セラミックやガラス・エボキシ樹脂などからなる高級21上に、半導体チップ22を直接ダイボンドにより間

着し、数単写体チップ22のボンディングパッドと 前記書板21上に形成した事電パターンとモボンディングワイヤ23で接続したのち、対止戦闘24ある いはキャップ25で対止を行っている。また番板21 上には必要に応じ他のチップ部品26が搭載されている。

(発明が解決しようとする問題点)

ところが、使来のチップオンボード構成の半導体素子は、基板上に半導体チップを1億づつ平面的に配置しているため、多数の半導体チップを基板上に搭載する場合は、半導体チップ数分の面積を必要とし、高実装密度が得られないという問題点があった。

本発明は、従来のチップオンボード構成の単導 体需子のかかる問題点を解決するためなされたも ので、高実装密度を有するチップオンボード構成 の単単体常子を提供することを目的とするもので ある。

(問題点を解決するための手段及び作用)

上記問題点を解決するため、本発明は、搭載基

板に第1の半導体チップモディボンドにより回避 し、協第1の半導体チップ上に第2の半導体チッ プモ立体的に配置して、各半導体チップをそれぞ れ搭載器板上の導電ペターンに接続すると共に、 各半導体チップを対止して半導体素子を構成する ものである。

このように構成することにより、2個の単導体 チップを立体的に実装され、1チップ当たりの実 装面様の箱小化が計れ、高密度実装が可能となる。 (実施例)

以下実施例について説明する。第1回は、本発明に係る半導体素子の第1実施例を示す新園団である。この実施例は、セラミックやガラス・エボキシ樹脂等からなる搭取基板1に第1の半導体チップ2をダイボンドにより国書し、拡チップ2のボンディンがパッドと前記搭取基板1上に形成した単位パターンをボンディングワイヤ3を用いて接続したのちセラミック。ガラスエボキシ樹脂などからなるキャップ4を被せて基板1に接着し、対止を行う。

キップ 4 と、 はキャップ 4 上にダイボンディング して設置した第 2 半導体チップ 5 とに第 2 のキャ ップ 3 を被せて基板 1 に接着し、これらを一体的 に対止するものである。

第1回は、本発明の第3実施例を示す新回回である。この実施例は搭配基板1に第1の半導体チップ2をダイボンドで固着し、孩チップ2のボンディングパッドと搭載器板1上に形成した単電パターンとをボンディングワイヤ3で接接したのち、対止樹間をボッティングして対止部10を形成する。なお、このボッティングによる対止部10を形成する。

次いでポッティング対止部10の上面に第2半導体チップ5をダイボンドにより図者したのち、協チップ5のボンディングパッドと基板1の導電パターンとをボンディングワイヤ6で接続し、更に第1半導体チップ2に施した対止部10と、前記第2半導体チップ5とを一体的に対止するように、対止倒算をポッティングして対止部11を形成し、半導体常子を提成する6のである。

次いで向記キャップ 4 上に第2の半導体チップ 5 モダイボンドにより固着し、該第2 半導体チップ 5 のボンディングパッドと高板1上の運電パタ ーンとモボンディングワイヤ 6 で接続し、量後に エボキシ、ボリイミド、シリコン系などの対止制 動を、第1 半導体チップ 2 を対止したキャップ 4 及びその上に数置した第2 半導体チップ 5 の全体 を対止するようにボッティングして対止部1 モ形成し、チップオンボード構成の半導体素子を構成 する。 8 は基板1上に接続固定した他のチップ部 品である。

このように排放することにより、1個の半導体 チップ取付面機に対して2個の半導体チップを搭 載することができ、高実益密度が得られる。

第2 図は、本発明の第2 実施例を示す新面図である。この実施例は、第1 図に示した実施例における対止樹脂のボッティングにより形成した対止部7 で第2 半導体チップを対止する代わりに、キャップを用いて対止したものである。すなわち、図示のように、第1 半導体チップ 2 を対止した中

第4回は、本発明の第4実施例を示す新層回である。この実施例は、上記各実施例と両様に、搭電器板1に第1半率体チップ2をダイポンドにより回着し、放チップ2のボンディングワイヤ3を被1の運電パターンとをボンディングワイヤ3を含めた第1半率体チップ2より若干大きい内側面積を有し、且つ第1半率体チップ2より若干高さを大に形成した四角形状の枠を、第1半率体チップ2を囲むように基板1上に配置して接着する。

次いで放粋12上に第2 半導体チップ 5 をダイボンドにより接着し、放チップ 5 と基板 1 とをボンディングワイヤ 6 で接続したのち、前記枠12及び第2 半導体チップ 5 を含めて対止するように対止 樹脂をポッティングして対止部13を形成する。

この実施制では斜止工程が一面で済むという利点がある。

第5回は、本発明の第5実施例を示す前面図で ある。この実施例では接収基板1に第1半導体チップををダイボンドにより固着して、抜チップを と基板1の課電パターンとモボンディングワイヤ まで接換したのち、第1半導体チップ2の上面に、 ボンディングワイヤ3に接触しないように、チップ 取電幅広面14'を育する絶縁性台板14を接合し、 済台板14の幅広面14'に第2半導体チップ5をジ イボンドにより接合し、第2半導体チップ5と基 板!とモボンディングワイヤ8により接続したの ち、第1半導体チップ2及び第2半導体チップ5 を共通に対止するように対止側型モボッティング して対止部15を形成する。このように構成した場合も一面の対止工程により対止都を形成すること ができる。

第6回は、本発明の第8実施例を示す斯面図である。この実施例は、第1回に示した実施例と同様に第1年34年でするとはは用キャップもとほぼ 世たのち、はキャップも上にはキャップもとほぼ 同一の外形を育するワイヤショート防止用枠16を 後着する。次いでは対止用キャップもの上面に第2年34年チップ5をダイボンドで接着したのち、はチップ5のボンディングパッドと基板1の電腦

グパッドと基板 I 上に形成された環電パターンと モボンディングワイヤ 3 で接続したのち、対止樹 取をポッティングして対止部10を形成する。

次に、この対止部10の2倍以上の高さを有し、 上板18'の内面の一部から側板18'の内面を通り、 该側板18'の外面下端部に割る所定の厚電ペター ン19を形成したキャップ18の上板18'の内面に第 2 半環体チップ 5 モダイボンドにより接着し、該 チップ 5 のボンディングペッドとキャップ18の内 間に形成した準度ペターン19とモボンディングウ イヤ6で接続する。次に「中央」となった。 中で18年、前記第1半年体チップ 2 モ対に、中央 上部10上に被せて基板1に接続に形成されている。 でパターン19と基板1に形成されているボター マパターン19と基板1に形成されているボター マパターン19と基板1に形成されているボター マパターン20等により接続し、半導体素子を 構成するものである。

本発明は、上記各実施例に示したものに限らず、 例えば上記各実施例に示した第1半導体チップ及 び第1半導体チップに対する対止手段あるいはそ パターンとモボンディングワイヤ6で接続する。 この選ボンディングワイヤ6はワイヤショート防 止用枠16で支持されるように配設される。次いで キャップ4及び第2半導体チップ5及び枠16の全 体を対止するように対止用部盤をポッティングし て対止部17を形成する。

一般に 2 つの半年体チップを立体的に配置した 場合高さが高くなり、したがって第 2 チップの ンディングパッドと基板の事電パターンとを接続 するポンディングワイヤの長さが長くなり、抜り イヤとチップエッジ間のショートが発生しやすく なるが、この実施例では、第 2 半年体チップ 5 の ポンディングパッドへ接続されるポンティングワ イヤ 6 は、ワイヤショートの発生を有効に けいるため、上記ワイヤショートの発生を有効に 防止することができる。

第7回は、本発明の第7実施例を示す斯園園である。この実施例は、第3回に示した第3実施例のように、搭載高級1に第1半写体チップ2をダイボンドにより図書し、はチップ2のボンディン

れら支持手段等は適宜組み合わせることができる。 (発明の効果)


以上実施例に基づいて裁判したように、本発明によれば、複数値の単導体チップを接載基板上に立体的に配設したので、1チップ直たりの所要面積を減少させ、高実装密度のチップオンボード構成の半導体素子を得ることができる。

4. 図面の産業な歴明


第1回乃至第7回は、それぞれ本発明の第1乃 至第7実施例を示す新国団、第8団はW. のは、 従来のチップオンボード構成の半導体電子の構成 例を示す新国団である。

図において、1 は搭載基板、2 は第1 半導体チップ、3,6 はボンディングワイヤ、4,9 はキャップ、5 は第2 半導体チップ、7,10,11,13,15,17は対止部、8 はチップ部品、12 は特、14 は台板、16 はワイヤショート防止用枠、18 はキャップ、19 は再電パターン、20 はハンダを示す。


等許出版人 オリンパス光学工業株式会社 代理人弁理士 最 上 健 治。




第2図




第3図




第4図




第 5 図




第6図




第7図



第8図





-166-